h1_key

當(dāng)前位置:首頁 >新聞資訊 > 品牌資訊>賽靈思>賽靈思Vivado 2022.1版本工具鏈的特性(上)
賽靈思Vivado 2022.1版本工具鏈的特性(上)
2022-11-16 2735次

  依據(jù) Vivado 2022.1 版本工具鏈的特性,對 UG1209( 最新版本為 2020.1 )中介紹的 USB BOOT 啟動步驟做了修改,此外,介紹了 WINDOWS 10 中 DFU 工具的使用。

  Step1 VIVADO 操作:

  新建 VIVADO 工程 。

  ( 圖片截自 UG1209,路徑和工程名可自定,下同 )



  新建 Block Design。


  添加 Zynq UltraScale+ MPSoC IP,并使用 run block automation 應(yīng)用 board preset。

  需要注意的是,要在 board preset 的基礎(chǔ)上減少外設(shè)的使用以防啟動鏡像過大,原因會在鏡像制作階段說明。這里去掉了 PCIE、SATA、DP、CAN 外設(shè)以及兩個(gè) AXI HPM FPD 接口。




  完成配置后,依次進(jìn)行 Validate Design, Create HDL wrapper, Generate Output Product (OOC) , Export Hardware。因?yàn)檫@里沒有用到PL端,所以不用生成比特流。

  Step 2 制作第一個(gè)啟動鏡像:

  創(chuàng)建 FSBL 工程。


  配置 FSBL,在 src 目錄下找到 xfsbl_config.h,修改其中的宏定義如下:



  修改完成后保存、編譯。

  打包 fsbl.elf 和 pmufw.elf,USB boot 的第一個(gè)啟動鏡像會被加載到 256KB OCM 中,為了滿足 size 要求,第一個(gè)啟動鏡像只包含 fsbl.elf 和 pmufw.elf,如果使能過多外設(shè)會導(dǎo)致最終的 pmufw 過大。當(dāng) OCM 被寫滿時(shí),USB 啟動就會失敗。打包方式如下圖所示,注意 pwufw 的 partition type 要指定為 pmu(loaded by bootrom)。



  Step 3 制作第二個(gè)啟動鏡像:

  使用 Vivado 2022.1 版本的 ZCU102 BSP 創(chuàng)建 PETALINUX 2022.1 工程。



  配置 PETALINUX 工程:

  1.選中 Subsystem AUTO Hardware Settings, 選中 Memory Settings ,設(shè)置 System Memory Size 為 0x6FFFFFFF。

  2.返回主菜單. 選擇 Image Packaging Configuration, 設(shè)置 root file system type 為 INITRAMFS。

  3.將 INITRAMFS/INITRD Image name 由默認(rèn)的 petalinux-intramfs-image 為 petalinux-image-minimal,默認(rèn)配置下ROOTFS 會放在 SD 卡的 EXT4 分區(qū),這是 PETALINUX 2021.1之后版本的新特性,修改后 ROOTFS 在 DDR 中,就無需插 SD卡了。

  4.返回主菜單,選擇 ARM Trusted Firmware Configuration,配置如下:



  默認(rèn)情況下,ATF 運(yùn)行在 COM 中,但是在本設(shè)計(jì)中 OCM 的空間非常緊張,ATF 在 OCM 運(yùn)行可能會因?yàn)閮?nèi)存不足卡死,所以改為在 DDR 中運(yùn)行,同時(shí)使能 atf debug 方便調(diào)試。

  5.修改設(shè)備樹:

  編輯 ./project-spec/meta-user/recipes-bsp/device-tr ee/ files/system-user.dtsi 如下:



  6.編譯: petalinux-build

  回到 Vitis IDE 制作啟動鏡像,如下圖所示,注意 bl31.elf 的excpetion level=el3 并且使能 trust zone,system.dtb 的 load屬性設(shè)為 0x00100000(在2021.1后u-boot.elf 不再包含system.dtb),u-boot.elf 的 exception level=el2。




  詳細(xì)的測試過程,請參考“如何使用 Vivado 2022.1 版本工具鏈實(shí)現(xiàn) ZCU102 USB 啟動(下)”

  • 賽靈思(Xilinx)公司簡介、產(chǎn)品、優(yōu)勢、運(yùn)用
  • 賽靈思(Xilinx)是一家在可編程邏輯器件領(lǐng)域具有開創(chuàng)性和領(lǐng)導(dǎo)地位的公司。它在2022年被AMD收購,成為AMD自適應(yīng)和嵌入式計(jì)算事業(yè)部的重要組成部分。以下是關(guān)于賽靈思公司、產(chǎn)品、核心優(yōu)勢和主要應(yīng)用的詳細(xì)介紹:
    2025-06-09 117次
  • AMD推出符合DisplayPort? 2.1 8K視頻標(biāo)準(zhǔn)的FPGA和自適應(yīng) SoC
  • 全新 AMD DisplayPort 2.1 子系統(tǒng)支持 AMD UltraScale+ FPGA 和 Versal 架構(gòu)接收、處理和傳輸 8K(7680 x 4320 像素)超高清( UHD )視頻。專業(yè)音視頻和廣播設(shè)備制造商可以輕松集成和升級其設(shè)備,例如攝像機(jī)、專業(yè)顯示器、LED 視頻墻、投影儀、KVM 和廣播基礎(chǔ)設(shè)施,從而處理 8K 超高清視頻。
    2024-01-24 443次
  • AMD Vitis 軟件平臺2023.2版本發(fā)布
  • AMD宣布 Vitis? 統(tǒng)一軟件平臺 2023.2 版本發(fā)布,該版本提供了一個(gè)單一的環(huán)境,便于使用 AMD 自適應(yīng) SoC 與 FPGA 簡化高性能設(shè)計(jì)的設(shè)計(jì)、仿真與實(shí)現(xiàn)。
    2023-11-02 1103次
  • Xilinx賽靈思Vivado? 設(shè)計(jì)套件加速自適應(yīng)SoC和FPGA產(chǎn)品設(shè)計(jì)
  • Xilinx賽靈思加快推出新型自適應(yīng) SoC 和 FPGA 設(shè)計(jì),硬件設(shè)計(jì)人員和系統(tǒng)架構(gòu)師需要探索更為高效的全新工作方式。AMD Vivado? 設(shè)計(jì)套件可提供易于使用的開發(fā)環(huán)境和強(qiáng)大的工具,有助于加速大型自適應(yīng) SoC 和FPGA等系列產(chǎn)品的設(shè)計(jì)與上市。
    2023-11-02 827次
  • Versal 自適應(yīng) SoC讓 Combo PON方案高性能、易于使用
  • 通過提供 Combo PON 技術(shù)(由 AMD 提供支持),Adtran 更容易做出這一決定。Combo PON 可在單個(gè)解決方案中支持兩種類型的網(wǎng)絡(luò),從而幫助服務(wù)提供商改變社區(qū)服務(wù)不足的現(xiàn)狀。
    2023-05-11 570次

    萬聯(lián)芯微信公眾號

    元器件現(xiàn)貨+BOM配單+PCBA制造平臺
    關(guān)注公眾號,優(yōu)惠活動早知道!
    10s
    溫馨提示:
    訂單商品問題請移至我的售后服務(wù)提交售后申請,其他需投訴問題可移至我的投訴提交,我們將在第一時(shí)間給您答復(fù)
    返回頂部